目前分類:Tegra (5)

瀏覽方式: 標題列表 簡短摘要

Tegra 動態關閉未使用區塊的電源 (powergate) 以節省耗電.

<< 以 root 權限確認目前 powergate 的狀態 >>

root@tegra-ubuntu:/sys/kernel/debug# cat powergate
 powergate powered
------------------
     crail      no
       gpu     yes   <-- GPU 電源狀態為"啟動".
        ve      no
      pcie     yes   <-- PCIE
       vde     yes

文章標籤

版大 發表在 痞客邦 留言(0) 人氣()

核心於啟動時對照 board_id 讀取動態電壓與頻率調整 (DVFS) 表, 之後即依照主記憶體負載作動態調整. 在此之前, 主記憶體工作頻率為啟動配置表 (BCT) 所指定之頻率, 由 Tegra 內 Boot ROM 設定, 通常為主記憶體元件最高頻率.

Jetson TK1 board_id 為 0x0177 (BOARD_PM375), 主記憶體最高工作頻率為 924 MHz.

<< 使用 TegraStats 工具確認目前主記憶體工作頻率與負載 >>

~$ sudo ./tegrastats
RAM 159/1894MB (lfb 401x4MB) cpu [13%,off,off,off]@1092 EMC 2%@102 AVP 0%@204 VDE 120 GR3D 0%@72 EDP limit 0

<< 確認動態電壓與頻率調整表支援的所有頻率與使用時間總合 >>

root@tegra-ubuntu:/home/ubuntu# cat /sys/kernel/debug/tegra_emc/stats
rate kHz   time     
12750      1344465  
20400      53       

文章標籤

版大 發表在 痞客邦 留言(1) 人氣()

瞭解 Tegra 多功能輸入輸出 (MPIO) 架構有助於開發者在 GPIO 與 Pinmux 的配置.

PUPD: 控制上拉電阻與下拉電阻. 0: 無 1:下拉 2: 上拉
TRISTATE: 啟動該腳位輸出功能使 Gpio_out, Gpio_oe, sfio_out[3:0], sfio_oe[3:0] 為有效
E_INPUT: 啟動該腳位輸入功能使 Gpio_in 與 sfio_in[3:0] 為有效
Gpio_sf_sel: 控制該脚位為通用輸入輸出 (GPIO) 或特殊功能輸入輸出 (Special-Function I/O - SFIO)
PINMUX[1:0]: SFIO 功能選擇. 每一脚位最多 4 種功能.

Tegra K1 MPIO 架構: (Tegra K1 技術參考手冊)

Tegra_MPIO.jpg  
參考:
Tegra K1 技術參考手冊

版大 發表在 痞客邦 留言(0) 人氣()

Tegra 内建之 Boot ROM 從主開機裝置 (Jetson TK1 為 e.MMC) 第 1 個分區讀取啟動配置表 (BCT) 並依照啟動配置表内定義的記憶體参數調整記憶體控制器 (MC - Memory Controller) 暫存器使主記憶體穩定的運行在最快的頻率. 一個啟動配置表可提供 4 组記憶體参數, Boot ROM 依照 RAM_CODE[1:0] 决定記憶體参數表索引值.

RAM_CODE0 : GPIO_PG4
RAM_CODE1 : GPIO_PG5

参數: (PM375_Hynix_2GB_H5TC4G63AFR_RDA_924MHz.cfg)

SDRAM[0] 代表第一组主記憶體参數.
<< BCT 配置檔說明 >>
# CFG Version 02
# Do not edit. Generated by t124_emc_reg_toolV5.0.18.exe V5.0.18. Command:
# t124_emc_reg_toolV5.0.18.exe -i ddr3_256Mx16x4_H5TC4G63AFR_RDA.par 1.08225 -is_mid_package 1
# -dram_board_cfg 14 -fly_by_time_ps 1650 -o PM375_Hynix_2GB_H5TC4G63AFR_RDA_924MHz_V00.cfg

文章標籤

版大 發表在 痞客邦 留言(0) 人氣()

NVIDIA Tegra 處理器 4-PLUS-1 四核心架構首先使用於 Tegra 3 (Cortex-A9).
Tegra K1 4-PLUS-1 四核心架構包含 4 顆 ARM Cortex-A15 與 1 顆省電核心, 省電核心一樣是 Cortex-A15, 能在低工作頻率時消耗較少的電量.
4 顆 Cortex-A15 為 CPU 叢集 (Cluster) 0, 第五顆省電核心為 CPU 叢集 1. 叢集 0 為 G 叢集, 叢集 1 為 LP 叢集. G 叢集切換至 LP 叢集只發生在單一核心 (第 1 顆) 運行時.
在電源域的設計, CPU 叢集 0 為 VDD-CPU, CPU 叢集 1 為 VDD-SOC.

範例:

確認叢集最大工作頻率
確認叢集切換頻率上限與下限
停用 LP 叢集
停用叢集切換並固定使用 LP 叢集

文章標籤

版大 發表在 痞客邦 留言(0) 人氣()